(19) 日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平11-282416

(43)公開日 平成11年(1999)10月15日

(51) Int. C1. 6

G09G

職別記号

621

FI

3/28 G-0 9 G

H

3/20

621 G

審査請求 未請求 請求項の数17

ΟL

(全18頁)

(21)出願番号

特願平11-16936

(22)出願日

平成11年(1999)1月26日

(31)優先権主張番号 特願平10-19294

3/28

3/20

(32)優先日

平10(1998)1月30日

(33)優先権主張国

日本 (JP)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 橋本 隆

東京都千代田区丸の内二丁目2番3号 三菱

電機株式会社内

(72) 発明者 岩田 明彦

東京都千代田区丸の内二丁目2番3号 三菱

電機株式会社内

(72) 発明者 浦壁 隆浩

東京都千代田区丸の内二丁目2番3号 三菱

電機株式会社内


(74)代理人 弁理士 宮田 金雄 (外2名)

(54) 【発明の名称】プラズマディスプレイパネルの駆動回路、その駆動方法およびプラズマディスプレイパネル装置

(57)【要約】

【課題】 PDPは多数のセルの集合体である。維持期 間に一斉に放電した場合はセル毎の放電電流は小さくて も、各セルに共通のバス電極及び回路に流れる瞬時電流 は非常に大きくなる。そのため、母電極の抵抗ドロップ や回路インピーダンスによる損失が大きくなるし、電圧 ドロップはマージンの低下を引き起こす。また、1セル に流れる放電電流を考えた場合、ピーク電流が大きくな ると蛍光体を励起するための紫外線が電流に対して飽和 してしまうため発光効率が低下する。

【解決手段】 半周期の間に第1の放電を行わせる第1 の電圧値と、第2の放電を行わせる第2の電圧値とを有 する維持パルスによって駆動するようにした。



【特許請求の範囲】

【請求項1】 半周期の間に第1の放電を行わせる第1 の電圧値と、第2の放電を行わせる第2の電圧値とを有 する維持バルスによって駆動することを特徴とする交流 型のプラズマディスプレイパネルの駆動方法。

【請求項2】 無効電力を回収するための無効電力回収 回路により発生する電圧と電源からの電圧とを切り替え て、上記維持パルスを形成することを特徴とする請求項 1記載のプラズマディスプレイパネルの駆動方法。

【請求項3】 上記無効電力回収回路はプラズマディス 10 プレイパネルの電極間容量に並列に接続された並列型無 効電力回収回路であることを特徴とする請求項2記載の プラズマディスプレイパネルの駆動方法。

【請求項4】 上記無効電力回収回路はプラズマディス プレイパネルの電極間容量に直列に接続された直列型無 効電力回収回路であることを特徴とする請求項2記載の プラズマディスプレイパネルの駆動方法。

【請求項5】 複数の異なる電圧出力を有する電源を備 え、これら複数の異なる電圧を切り替えて上記維持パル ディスプレイパネルの駆動方法。

【請求項6】 上記第1の放電および上記第2の放電は 外部印加電圧主体の放電であり、複数のセルの放電タイ ミングが分散したものとなるように、上記第1の電圧値 と上記第2の電圧値を設定することを特徴とする請求項 1乃至5記載のプラズマディスプレイパネルの駆動方

【請求項7】 上記第2の電圧値は最小維持電圧以上と し、上記第1の電圧値は放電開始電圧以下とすることを 特徴とする請求項6記載のプラズマディスプレイパネル 30 の駆動方法。

【請求項8】 外部印加電圧主体の放電と壁電荷主体の放電を併用した ものであり、上記維持パルスの半周期の間に同一のセル が複数回の放電に分散したものとなるように、上記第1 の電圧値および上記第2の電圧値を設定することを特徴 とする請求項1乃至請求項5記載のプラズマディスプレ イパネルの駆動方法。

【請求項9】 上記第2の電圧値は上記第1の電圧値の 略1/10以下とすることを特徴とする請求項8記載の 40 プラズマディスプレイパネルの駆動方法。

【請求項10】 維持パルスを、無効電力を回収するた めの無効電力回収回路により発生する電圧と電源からの 電圧とを切り替えて形成し、無効電力回収回路により発 生する電圧が連続的に上昇する間と、電源からの電圧供 給時とで放電を発生させて、上記維持パルスの半周期の 間に放電を複数回に分散させることを特徴とするとする プラズマディスプレイパネルの駆動方法。

【請求項11】 維持放電期間の初期は、上記維持パル スは上記第1の電圧値だけを有することを特徴とする請 50

求項1乃至10記載のプラズマディスプレイパネルの駆 動方法。

【請求項12】 維持放電期間の終期は、上記維持パル スは上記第1の電圧値だけを有することを特徴とする請 求項1乃至11記載のプラズマディスプレイパネルの駆 動方法。

【請求項13】 請求項1乃至12の何れかに記載の駆 動方法に従って駆動する駆動回路を備えたプラズマディ スプレイパネル装置。

【請求項14】 外部印加電圧主体の放電と壁電荷主体 の放電とを併用する交流型プラズマディスプレイパネル の電極間容量に並列に接続し、電極間容量の放電時に発 生する共振電流で上記電極間容量を逆極性に再充電する 共振コイルと、複数の回収スイッチからなる無効電力回 収回路と、電源と、電極間容量の両端を上記電源に接続 するためのメインスイッチからなるパルス発生回路を有 するプラズマディスプレイパネルの駆動回路において、 外部印加電圧を印加するパルスとパルスの間に壁電荷主 体の放電を誘発する上記電極間の電位差が略ゼロの休止 スを形成することを特徴とする請求項1記載のプラズマ 20 期間を設けることを特徴とするプラズマディスプレイバ ネルの駆動回路。

> 【請求項15】 上記休止期間は、上記電極間容量の放 電時に発生する共振電流を上記パルス発生回路のメイン スイッチを介して還流させたのち電極間容量に再充電す ることで得ることを特徴とする請求項14記載のプラズ マディスプレイパネルの駆動回路。

> 【請求項16】 上記休止期間は上記共振コイルに並列 に還流スイッチを設け、上記電極間容量の放電時に発生 する共振電流を上記還流スイッチを介して還流させたの ち電極間容量に再充電することで得ることを特徴とする 請求項14記載のプラズマディスプレイパネルの駆動回

> 【請求項17】 上記休止期間は、上記共振コイルに並 列に接続した部分共振コンデンサ及び部分共振コイルの 直列接続からなる部分共振回路の共振波形で構成するこ とを特徴とする請求項14記載のプラズマディスプレイ パネルの駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は交流型プラズマデ ィスプレイパネル (以下、AC-PDPと称する)、特 に面放電型のAC-PDPの駆動回路及びその駆動方法 に関する。

[0002]

【従来の技術】PDPは、薄型のテレビジョンまたはデ ィスプレイモニタとして種々の研究がなされている。そ の中で、メモリ機能を有するAC-PDPの一つとし て、面放電型のAC-PDPがあり、以下に、このPD Pの構造を図15を用いて説明する。

【0003】図15は、従来の面放電型AC-PDPの

40

構造を示す斜視図であり、このような構造の面放電型A C-PDPは、例えば特開平1-140922号公報や 特開平7-287548号公報に開示されるものであ る。同図15において、面放電型AC-PDP101 は、表示面である前面ガラス基板102と、前面ガラス 基板102と放電空間を挟んで対向配置された背面ガラ ス基板103とを備える。そして、前面ガラス基板10 2の放電空間側の表面上には、互いに対をなす第1電極 104及び第2電極105がそれぞれn本ずつ延長形成 されている。但し、図15に示すように、第1, 第2電 10 極104,105の表面上の一部に、金属補助電極(バ ス電極) 104a、105aを有する場合には、当該金 属電極をも含めて、それぞれを「第1電極104」、

「第2電極105」と呼ぶこともできる。なお、第1, 第2電極104, 105をそれぞれ行電極104, 10 5とも呼ぶ。AC-PDPは両行電極104, 105を 被覆するように誘電体層106が形成されている。ま た、図15に示すように、誘電体層106の表面上に誘 電体であるMg〇 (酸化マグネシウム) から成るMg〇 膜107が蒸着法などの方法により形成される場合もあ 20 り、この場合には、誘電体層106とMgO膜107と を総称して、「誘電体層106A」とも呼ぶ。

【0004】他方、背面ガラス基板103の放電空間側 の表面上には、m本の第3電極108 (以下「列電極1 08」と称す) が行電極104, 105と直交するよう に延長形成されており、隣接する列電極108間には、 隔壁110が列電極108と平行に延長形成されてい る。この隔壁110は、各放電セルを分離する役割を果 たすと共に、PDPが大気圧により積されないように支 える支柱の役割も果たす。そして、各列電極108の表 30 面上及び隔壁110の側壁面上には、それぞれ赤,緑, **育に発光する蛍光体層109が順序よくストライプ状に** 設けられている。

【0005】上述の構造を備える前面ガラス基板102 と背面ガラス基板103とは互いに封着され、両ガラス 基板102、103の間の空間にはNe-Xe混合ガス やHe-Xe混合ガスなどの放電用ガスが大気圧以下の 圧力で封入されている。このような構造を有する面放電 型AC-PDPにおいて、互いに対となる行電極10 4,105と列電極108により区画される放電空間 が、当該PDPの1つの放電セル、即ち画素となる。

【0006】次に、従来のPDPの具体的な駆動方法 を、図1.6、図17を用いて説明する。図16は、プラ ズマディスプレイ装置50の駆動部分の構成を模式的に 示す図である。本プラズマディスプレイ装置50のPD Pは、図15に示す構造のPDPを用いる。つまり、P DP10は、表示ライン方向(第1方向)に沿って配置 された、少なくとも一方が誘電体(図15の誘電体層1 06又は106Aに相当)で覆われた第1の電極(図1 5の第1電極104に相当。以下「X電極」と呼ぶ)及 50 動IC142およびW電極の駆動IC182の動作によ

び第2の電極 (図15の第2電極105に相当。以下 「Y電極」と呼ぶ) から成る表示電極対を複数対備え る。

【0007】図16に示すように、PDP10はn本の X電極Xi (参照符号「X」に続く数字i (i:1~ n)を以て区別し、以下「X電極Xi」とも呼ぶ)が互 いに平行に形成されている。このX電極Xiと互いに対 を成すn本のY電極Yi (表記方法についてはX電極X iと同様とし、以下「Y電極Yi」とも呼ぶ)が、X電 極Xiに隣接して且つ平行に形成されている。つまり、 · X電極XiとY電極Yiとが第1プロックの表示電極対 Xi, Yiを成す。そして、X電極Xi.又はY電極Yi のそれぞれの一端は、各電極Xi, Yiに所定の信号 (電位) を印加するための駆動回路14またはY電極ド ライバ回路 15に接続されている。X駆動回路 14 はX 電極ドライバ回路141ならびに駆動IC142から構 成される。

【0008】そして、表示電極対X,Yの配設方向に直 交する方向 (第2方向) に沿って互いに平行に列電極W 1~Wm (以下、総称して「W電極」とも呼ぶ)が順次 に形成されており、W電極の各一端は駆動回路18に接 統されている。駆動回路18はWドライバ181及び駆 動IC182により構成される。

【0009】駆動回路14、Y電極ドライバ回路15、

駆動回路18は電源回路41に接続されており、電力は 電源回路41から供給する。また、各駆動回路は制御回 路40から制御信号を入力することで動作させている。 【0010】以上のAC-PDPの駆動方法の一つとし ては、例えば特開平7-160218号公報に開示され る駆動方法がある。図17は、その駆動方法における1 サプフィールド期間内の駆動波形を示すタイミング図で ある。なお、以下の説明では、図16におけるn本のX 電極を「行電極Xi」(i:1~n)と呼び、n本のY 電極については、単一の駆動信号により駆動するものと して、n本を一括して「行電極Y」と呼ぶ。また、m本 のW電極は「列電極Wj」(j:1~m)と呼ぶ。

【0011】図17に示すサブフィールド(SF)は、 画像表示のための1フレーム (F) を複数の期間に分割 した内の一つであり、ここでは、サブフィールドを更に 「リセット期間」、「アドレス期間」、「維持放電期間 (表示期間)」の3つに分割している。

【0012】まず、「リセット期間」では、直前のサブ フィールドの終了時点での表示履歴を消去するととも に、引き続くアドレス期間での放電確率を上げるための プライミング粒子の供給を行う。具体的には、全ての行 電極Xnと行電極Yとの間に、その立下がり時に後に述 べる自己消去放電を起こし得る電圧値の全面書き込みパ ルスを印加することにより、表示履歴を消去する。

【0013】次に、「アドレス期間」では、X電極の駆

(

6

りマトリックスの選択して表示すべきセルのみを選択的 に放電させて、そのセルに書き込みを行う。具体的に は、図17に示すように、まず、IC142の制御によ って行電極Xiに順次スキャンパルスVxgを印加して いき、点灯すべきセルにおいては、列電極Wjと行電極 Xiとの間で書き込み放電である「アドレス放電」を発 生させる。この時行電極Yには副走査パルスVyscを 印加する。行電極Xi及び行電極YにはVxg+Vys cの電位差が印加されることになる。この電位差はそれ 自身では放電が開始しないが、先のアドレス放電をトリ 10 ガにして直ちに行電極Xi, Y間にも放電が発生する (転移する) 電位差である。これにより当該セルの誘電 体層106A (図15参照) の表面上には、後の維持パ ルスの印加のみで維持放電を行うことが可能な量の正又 は負の電荷が蓄積される。

【0014】これに対して、消灯した状態のままのセル では、アドレス放電を起こさせないため、当該セルの行 電極Xi. Y間には書込み維持放電は生じず、電荷の蓄 積も無い。

(

なる。維持放電期間では、電極Xの駆動ICは制御され ず、この期間はXドライバ141のみで電極Xに電圧印 加することになる。行電極Xi, Y間に維持パルスを印 加することにより、この維持放電期間中、書き込みが行 われたセルの維持放電が持続する。尚、維持放電期間中 の列電極Wjの電位は、行電極Xi、Y間の維持パルス の電圧値をVsとした場合、およそVs/2に設定され ている。これは、アドレス期間から維持放電期間への移 行時に、維持放電が安定に開始できるようにするための 駆動方法である。

【0016】ここで、図15を参照しながら、維持放電 期間の動作を詳しく述べる。まず、行電極104,10 5間に維持電圧パルスを印加して、放電を起こす。そし て、この放電により生じる紫外線が図15の蛍光体層1 09を励起することにより、放電セルが発光する。この 放電の際に、放電空間中に生成された電子やイオンは、 それぞれの極性とは逆の極性を有する行電極104.1 05の方向に移動し、行電極104,105上の誘電体 層106Aの表面上に蓄積する。このようにして誘電体 層106Aの表面上に蓄積した電子やイオンなどの電荷 40 を「壁電荷」と呼ぶ。なお、壁電荷の量は、外部印加電 圧値に依存するため、壁電荷が形成する電位は、外部印 加電圧以上の値とはなり得ない。

【0017】この壁電荷が形成する電界は印加電界を弱 める方向に働くため、壁電荷の形成に伴い、放電は急速 に消滅する。放電が消滅した後に、先程とは極性を反転 した電圧パルスを行電極104,105間に印加する と、この印加電界と壁電荷による電界とが重畳された電 界が、実質的に放電空間に印加されるため、再び放電を 起こすことができる。このように、一度放電が起きる

と、放電開始時の電圧に比べて低い印加電圧(以下「維 持電圧」と称す)を印加することで、放電を起こすこと ができるため、両行電極104,105間に順次に極性 を反転させた維持電圧パルス(以下「維持パルス」とも 呼ぶ)を印加すれば、放電を定常的に維持させることが できる。すなわち維持放電が継続する。

【0018】上述の動作原理によれば、印加パルスの立 ち上がり時の放電は、実効的な電圧は外部印加電圧が主 体であり、壁電荷はあくまでもその補佐として働いてい ると言うことができる。そこで、この放電を「外部印加 電圧主体の放電」と呼ぶ。

【0019】他方、外部印加電圧が非常に高電圧の場 合、壁電荷は放電開始電圧以上の電位を形成することが ある。この場合には、印加パルスの立ち下がり時におい て、当該壁電荷だけで放電が起こり得る。このように、 外部から電圧が印加されていない状態で発生する放電を 「自己消去放電」と呼ぶ。このような放電の実効電圧は 壁電荷が主体であるため、「壁電荷主体の放電」と呼 ぶ。なお、壁電荷主体の放電時に、放電がより大きくな 【0015】アドレス期間が終了すると維持放電期間に 20 る方向に外部印加電圧を補佐的に印加しても良いため、 ここでは、外部電圧が印加されている場合も含めて、 「壁電荷主体の放電」を定義することにする。

> 【0020】「外部印加電圧主体の放電」で構成される 先行技術は、特開平9-62225や特開平8-278 766など数多く開示されているが、「壁電荷主体の放 電」を積極的に利用しようという技術は数多くは開示さ れていない。わずかに、特開平8-314405号公報 や、本発明者らによる先願の発明、特願平9-2714 58で「壁館荷主体の放電」を積極的に発生させる駆動 30 方法が示されている。

【0021】 (無効電力回収回路) AC-PDPは容量 性の負荷であるため、このPDPを充・放電する際に駆 動電圧パルスの電圧値の2乗及びパネルの容量成分に比 例する無効電力(放電ないしは発光に寄与しない電力) が生じる。従って、PDPのパネルサイズの増加に伴っ てパネルの容量性負荷も増加するため、全消費電力にお ける無効電力は無視できないほど大きなものになる。

【0022】そこで、かかる無効電力を回収する回路に ついての技術が、例えば特開平8-152865号公報 や特公昭56-30730号公報に開示されている。図 18は前者の公報に開示される無効電力回収回路(以 下、「回収回路」とも呼ぶ)を有するプラズマディスプ レイ装置の駆動回路を示す図である。図18に示す駆動 回路は、維持放電期間の動作中を模擬する回路であっ て、この期間は図16の駆動IC142は導通状態にな っており、X電極はXドライバと直結されることにな る。従って、回路的にはX電極とY電極は容量成分CP で代表されるから、維持放電期間では、無効電力回収回 路を含む駆動回路は図18に示される回路となる。すな 50 わち、容量成分CPを有するPDP201と、スイッチ

電極及び回路に流れる瞬時電流は非常に大きくなる。 そのため、母電極の抵抗ドロップや回路インピーダンスによる損失が大きくなるし、電圧ドロップはマージンの低下を引き起こす。

【0027】また、特に外部印加電圧主体の放電のみで 駆動する場合、放電開始電圧の高い(放電しにくい)セ ルに対応した電圧を印加して制御するため放電開始電圧 の低いセルは必要以上の放電電流が流れてしまう。従っ てパネル内の各セルの放電開始電圧分布が大きいほど、 母電極の抵抗ドロップや回路インピーダンスによる損失 は大きくなる。

【0028】(ミクロ的ピーク電流) 1セルに流れる放電電流を考えた場合でも、放電電流は小さい方がよい。 ピーク電流が大きくなると蛍光体を励起するための紫外線が電流に対して飽和してしまうため発光効率が低下するのである。これもまた、パネル内の各セルの放電開始電圧分布が大きいと、放電開始電圧の高いセルに電圧を設定することになり、放電開始電圧の低いセルは上述の母電極、回路インピーダンスの損失以外にも、放電自体が損失の大きいものになる。

【0029】(電圧マージン)従って、以上の考えに基づけば最適な放電とは各々のセルを必要最小限の放電電流でそろえた状態といえる。しかし、これは放電の弱体化を意味するものでありマージン低下につながる可能性がある。特に、維持放電期間の最初は空間電荷が少なく放電の開始電圧が高いなど放電が持続しにくい条件にある。また、維持放電期間の終了時に表示履歴をリセットすることを考えると弱体化した放電では安定したマージンを得ることはできない。

【0030】(回路構成)また、並列共振型の回収回路を利用して自己消去放電を誘発する場合には、従来の回路構成自体では問題がある。並列共振型の駆動回路ではパルスとパルスの間に壁電荷主体の自己消去放電に適した電圧を保持する休止期間が存在しないため、自己消去放電を起こしにくいからである。また、補助的に電圧パルスを印加して壁電荷主体の放電を誘発する場合には、上述の従来の並列共振型駆動回路だけでは不可能であり、誘発するためのパルスの作成には別の電源及びスイッチを用いなければならなかった。

40 【0031】そこで、本発明は上記の考えに基づいてな されたものであり、放電の選択幅を広げ、輝度むらのな い駆動方法を提供することを第1の目的とする。

【0032】また、電流のピークを下げて、母電極の抵抗、回路インピーダンスによる損失を小さくした、すなわち放電の効率、発光効率を向上させた駆動方法を提供することを第2の目的とする。

【0033】維持放電を弱体化して輝度分布の低減、ピーク電流の分散を図った場合でも、電圧マージンを損なわない駆動方法を提供することを第3の目的とする。

【0034】並列共振型の無効電力回収回路においても

案子であるFET204~207を有するパルス発生回路200とを備え、更に、スイッチ素子であるFET212、213とコイル208と抵抗209とダイオード210、211とから成る無効電力回収回路202がPDP201(従って、容量成分CP)と並列に接続されている。このため、回収回路202は並列共振型の無効電力回収回路とも呼ばれる。当該プラズマディスプレイ装置において、PDP201の放電後の容量成分CPに蓄積されているエネルギーを一度コイル208に吸収させ、引き続く放電のために直ちにこのエネルギーを前回の放電時とは逆極性の方向に再充電するようにFET204~207、212、213が駆動制御される。このようにして、図18のプラズマディスプレイ装置は、回収回路202によって容量成分CPの放電エネルギーを回収・再利用している。

【0023】他方、図19は、例えば特開昭62-19 2798号公報や特開昭63-101897号公報に示 される無効電力回収回路302を有するプラズマディス プレイ装置の駆動回路を示す図である。図19に示すよ うに、当該プラズマディスプレイ装置は、容量成分CP 20 が損失の大きいものになる。 を有するPDPと、スイッチ304~307を有するパ ルス発生回路とを備え、スイッチ312~315とコイ ル308, 309とコンデンサ310, 311から成る 回収回路302を備える。図19に示すように、回収回 路302は容量成分CP(即ちPDP)の両端に直列に 接続されるため、直列共振型の無効電力回収回路とも呼 ばれる。当該プラズマディスプレイ装置において、スイ ッチ312~314を適切に制御することにより、放電 後の容量成分CPに蓄積されているエネルギーをコイル 308,309を介して一旦コンデンサ310,311 30 に回収した後に、所定のタイミングにおいて上記エネル ギーを利用して容量成分CPを再充電している。

【0024】図19の直列共振型の回収回路302は、図18の並列共振型の回収回路202と比較して、その部品点数が多く、部品スペースも大きいのでコストが高くなるが、他方において、放電エネルギーを一度コンデンサ310,311に充電する駆動方法なので、駆動電圧パルスの設計(特に印加タイミング)の自由度が大きく、従って、放電をコントロールしやすいという利点がある。

[0025]

【発明が解決しようとする課題】 (輝度分布) 外部印加電圧主体の放電は上述のように、ある決められた電位を印加することで放電させるため、放電強度がセル固有の放電電圧により制限されてしまう。従って、放電開始電圧の低いセルは輝度が高く、放電開始電圧の高いセルは輝度が低いなど表示ムラが生じるという問題があった。【0026】 (マクロ的ピーク電流) PDPは多数のセルの集合体である。維持放電期間に一斉に放電した場合はセル毎の放電電流は小さくても、各セルに共通のバス 50

パルスとパルスの間に休止期間を設けることで自己消去 放電を発生しやすくするAC-PDPの駆動回路を得る ことを第4の目的とする。

【0035】並列共振型の無効電力回収回路において も、自己消去放電をより良く利用するために補佐的に印 加する電圧パルスが形成できるAC-PDPの駆動回路 を得ることを第5の目的とする。

[0036]

€

【課題を解決するための手段】請求項1の発明に係るプラズマディスプレイパネルの駆動方法は、半周期の間に 10 第1の放電を行わせる第1の電圧値と、第2の放電を行わせる第2の電圧値とを有する維持パルスによって駆動するものである。

【0037】請求項2の発明に係るプラズマディスプレイパネルの駆動方法は、無効電力を回収するための無効電力回収回路により発生する電圧と電源からの電圧とを切り替えて、維持パルスを形成するものである。

【0038】請求項3の発明に係るプラズマディスプレイパネルの駆動方法は、無効電力回収回路をプラズマディスプレイパネルの電極間容量に並列に接続された並列 20型無効電力回収回路としたものである。

【0039】請求項4の発明に係るプラズマディスプレイパネルの駆動方法は、無効電力回収回路をプラズマディスプレイパネルの電極間容量に直列に接続された直列形無効電力回収回路としたものである。

【0040】請求項5の発明に係るプラズマディスプレイパネルの駆動方法は、複数の異なる電圧出力を有する電源を備え、これら複数の異なる電圧を切り替えて維持パルスを形成するものである。

【0041】請求項6の発明に係るプラズマディスプレ 30 イパネルの駆動方法は、第1の放電および第2の放電は 外部印加電圧主体の放電であり、複数のセルの放電タイ ミングが分散したものとなるように、上記第1の電圧値 と上記第2の電圧値を設定するものである。

【0042】請求項7の発明に係るプラズマディスプレイパネルの駆動方法は、第2の電圧値は最小維持電圧以上とし、第1の電圧値は放電開始電圧以下とするものである。

【0043】請求項8の発明に係るプラズマディスプレイパネルの駆動方法は、第1の放電および第2の放電は 40 外部印加電圧主体の放電と壁電荷主体の放電を併用したものであり、上記維持パルスの半周期の間に同一のセルが複数回の放電に分散したものとなるように、第1の電圧値および第2の電圧値を設定するものである。

【0044】請求項9の発明に係るプラズマディスプレイパネルの駆動方法は、第2の電圧値は第1の電圧値の略1/10以下とするものである。

【0045】請求項10の発明に係るプラズマディスプレイパネルの駆動方法は、維持パルスを、無効電力を回収するための無効電力回収回路により発生する電圧と電 50

源からの電圧とを切り替えて形成し、無効電力回収回路 により発生する電圧が連続的に上昇する間と、および電 源からの電圧供給時とで放電を発生させて、維持パルス の半周期の間に放電を複数回に分散させるものである。

10

【0046】請求項11の発明に係るプラズマディスプレイパネルの駆動方法は、維持放電期間の初期は、維持パルスは第1の電圧値だけを有するものである。

【0047】請求項12の発明に係るプラズマディスプレイパネルの駆動方法は、維持放電期間の終期は、維持パルスは第1の電圧値だけを有するものである。

【0048】請求項13の発明に係るプラズマディスプレイ装置は、請求項1乃至12のいずれかに記載のプラズマディスプレイパネルの駆動方法により駆動されるプラズマディスプレイパネルを備えるものである。

【0049】請求項14の発明に係るプラズマディスプレイ装置は、外部印加電圧主体の放電と壁電荷主体の放電とを併用する交流型プラズマディスプレイパネルの電極間容量に並列に接続し、電極間容量の放電時に発生する共振電流で上記電極間容量を逆極性に再充電する共振コイルと、複数の回収スイッチからなる無効電力回収回路と、電源と、電極間容量の両端を前記電源に接続するためのメインスイッチからなるパルス発生回路を有するプラズマディスプレイパネルの駆動回路において、外部印加電圧を印加するパルスとパルスの間に壁電荷主体の放電を誘発する電位差略ゼロの休止期間を設けたものである。

【0050】請求項15の発明に係るプラズマディスプレイ レイ装置は、請求項14記載のプラズマディスプレイパネル装置において、休止期間は、上記電極間容量の放電時に発生する共振電流を上記パルス発生回路のメインスイッチを介して還流させたのち電極間容量に再充電することで得るものである。

【0051】請求項16の発明に係るプラズマディスプレイ装置は、請求項14記載のプラズマディスプレイパネル装置において、休止期間は上記共振コイルに並列に還流スイッチを設け、上記電極間容量の放電時に発生する共振電流を上記還流スイッチを介して還流させたのち電極間容量に再充電することで得るものである。

【0052】請求項17の発明に係るプラズマディスプレイ装置は、請求項14記載のプラズマディスプレイパネル装置において共振コイルに並列に接続した部分共振コンデンサ及び部分共振コイルの直列接続からなる部分共振回路の共振波形で構成するものである。

[0053]

【発明の実施の形態】実施の形態1. 図1、図2が本発明による実施の形態1を示す図であるが、この図の説明を述べる前に、まず、「外部印加電圧主体の放電」による駆動と、本発明者らによる先願の発明、特願平9-271458に示された「壁電荷主体の放電」を併用した駆動との違いを説明する。「壁電荷主体の放電」の特徴

の一つに、パネル内の電圧分布を緩和し、面内輝度ばらつき(表示ムラ)を少なくすることがある。これはたとえパネル内の各セルに放電電圧の分布が存在していても、そのセルの放電特性に応じた量の壁電荷を形成して放電が終了するため、引き続いて外部印加電圧主体の放電を起こした場合には、各セルの発光強度をそろえることができるというものである。すなわち、「外部印加電圧主体の放電」だけで維持放電を行った場合は印加電位が固定されているため生成する壁電荷分だけ放電強度がセルによって異なってしまうが、「壁電荷主体の放電」を併用すれば、自動的に放電電圧の高い(放電しにくい)セルは壁電荷主体の放電が小さく、放電電圧の低い(放電しやすい)セルは壁電荷主体の放電が大きくなるなど自己調整することができる。

【0054】この概念は、「外部印加電圧主体の放電」

が1サイクルあたり2回の決められた印加電圧で放電す るのに対し、「壁電荷主体の放電」を併用した駆動は1 サイクルあたり4回の放電で、そのうちの2回がセルの 特性に応じてセル自身が自由に放電強度を選べるといっ た放電の選択肢が増えたためと考えることができる。 【0055】さらに、壁電荷主体の放電を併用すると発 光効率を向上させることができる。AC-PDPは通常 グロー放電領域を利用して駆動されるため電流密度が高 くなると発光効率が悪くなるという特性を持つ。これに 関しては例えば"プラズマディスプレイ最新技術" (御 子柴:EDリサーチ, 1996年発行) に詳しく述べら れている。外部印加電圧主体の放電のみで放電を持続し た場合、高効率化のためには外部印加電圧をマージン限 界まで低くしなければならない。一方、壁電荷主体の放 電を併用することで放電を持続させる場合、壁電荷主体 30 の放電により壁電荷量は減るため、駆動は空間電荷を利 用したものとなる。放電にかかる電圧を可能な限り低く し、空間電荷を利用してマージンをとることで電流密度 を下げることができ高効率を得ることができる。

【0056】以上説明した「壁電荷主体の放電」を併用して高効率を得る方法に関しては、本発明者らの先顧の発明、特願平9-271458で明らかにしたが、本発明はそのさらに具体的な駆動方法および装置を提供するものである。

【0057】以下、図に基いて本発明による実施の形態 1を説明する。図1および図2は、本発明の実施の形態 1を示す無効電力回収回路および具体的な駆動方法を示す図である。まず、図1においては、PDPの各放電セルは容量性負荷であることに鑑みて、PDPの互いに隣接しあう任意の放電セルを、放電セルに係る容量成分CPとして模擬的に図示している。本実施の形態では、直列共振型の無効電力回収回路が使用されている。図1に示すように、容量成分CP、即ちPDPのX電極の一端は、ドレイン端子が供給電源Vs (Vs:サステイン電圧)に接続されたn型MOS FET11 (スイッチと 50

寄生ダイオードの記号で示されている)のソース端子に接続されており、当該ソース端子はn型MOS FET 12のドレイン端子に接続されており、n型MOS FET12のソース端子は接地されている。なお、両MOS FET11, 12のそれぞれに並列接続された寄生ダイオードをも含めて、以降、FETと呼び、他の後述するMOS FETについても同様とする。

12

【0058】かかるFET11,12は、X電極ドライバ回路141(図16参照)の一部(維持放電時に表示10 放電電流が流れるメインラインを成す)を構成し、各FET11,12のゲート端子に印加される駆動信号(ゲート電圧)によってX電極の電位を電源電位Vsあるいは接地電位に保持(クランプ)するためのクランプスイッチ素子として動作する。なお、かかる構成のクランプスイッチ素子を、それに含まれるFETの参照符号を用いて「クランプスイッチ素子11,12」のように呼ぶ。また、駆動IC142は維持放電期間には導通状態となっているのでここでは省略している。

【0059】他方、Y電極の一端は、Y電極ドライバ回路15 (図16参照) 内に設けられた、FET13, 14を含むクランプスイッチ素子13, 14に接続されている。

【0060】さて、図1中の破線で囲んだ部分の回路2が、無効電力回収回路である。以下、無効電力回収回路2を「回収回路2」とも呼ぶ。回収回路2は従来の直列型無効電力回収回路(図19参照)とおよそ同じ構成でよい。ただし、回収コンデンサ27、28に並列に、且つ、回収コイル19、20がカソードにGNDがアノードになるようにダイオード25、26が接続されている

【0061】次に、図1を参照しつつ、図2に示す維持 放電期間 (1サプフィールド) 中の各パルスの電圧波形 のタイミングチャートに従って、PDP10の駆動方法 を説明する。なお、図2中の電位V11~V18はそれ ぞれFET11~FET18の各ゲート端子に印加され る駆動信号電圧を示す。また、図2中のVCPX、VC PYはそれぞれ回路から出力し、PDPの容量成分C P、すなわちX電極およびY電極に印加される電圧波形 を示し、Lは発光波形を示す。

【0062】なお、本発明においては特に維持放電期間中のX電極、Y電極の電位が重要でありW電極の電位は言及しない。X電極、Y電極との放電を避ける目的で略中間電位にDCパルスを印加してもよい。また、VCPX、VCPY一組を一周期として任意の回数繰り返し印加し輝度を得る。(図2ではあるタイミングの一周期半のパルスが示されている。)

列共振型の無効電力回収回路が使用されている。図1に 示すように、容量成分CP、即ちPDPOX電極の一端 は、ドレイン端子が供給電源Vs(Vs: サステイン電 E)に接続されたn型MOS FET11(スイッチと 50 5、共振コイル19を介してパネルCPに向かって放出

し始める。それに従い、VCPXの電位も上昇し始める が、その途中、タイミングBでFET15を一時OFF にする。この時、ダイオード25の一端がコイル19 に、他端がGNDに接地されているため、FET15が 開放状態であっても、GND-ダイオード25-コイル 19-パネルCP-FET14-GNDといったループ (回路) が形成し、安定してパネルCPの電圧 V k (第 2の電圧値)を確保することができる。

【0064】タイミングCで再度FET15をONとし て回収コンデンサの残りのエネルギーをパネルCPに供 10 給する。タイミングDで十分にエネルギーを放出した 後、FET11がONすることで電源から第1の電圧値 であるVsの電圧が供給され、クランプされる。このよ うに、維持ベルスは複数の電圧値を有する波形に形成さ れる。尚、図2ではFET11及びFET15は重なら ないタイミングで記載されているが、重ねても問題な い。逆に、数100ns程度重ねた方が波形は安定する。 【0065】タイミングEでは、FET11がOFF、 FET16がONとなることでパネル容量CPに貯えら れたエネルギーはコイル19、ダイオード22、FET 20 16を介して回収コンデンサ27に移行する。十分電流 が流れきったタイミングFでFET12をONとするこ とでVCPXはGND電位にクランプされる。FET1 6、FET12も上述のようにONタイミングを重ねて もよい。

【0066】その後、タイミングFでVCPXがGND になると同時にFET17がONとなり、VCPYの電 位は上昇する。タイミングGで一度FET17をOFF とし、タイミングHで再度ONとすることで、VCPY には電位 V k で段が生じる。タイミング I でコンデンサ 30 28のエネルギーが十分パネルCPに移行した後、FE T13をONにしてVCPYをVsにクランプする。タ イミングJでFET13をOFF、FET18をONに して、パネルCPに貯えられたエネルギーをコイル2 0、ダイオード24、FET18を介して回収コンデン サ28に移行する。十分に共振電流がながれたタイミン グKでFET14をONとし、VCPYの電位をGND にクランプする。タイミングKはすなわちタイミングA であり、上記の動作は指定回数繰り返される。

【0067】ここで説明した1周期の間に、放電はタイ 40 ミングB~タイミングC、タイミングD~タイミング E、タイミングG~タイミングH、タイミングI~タイ ミングJの4回発生している。これは、印加する階段状 のパルス波形の電圧レベル、すなわち第1の電圧値Vs と第2の電圧値Vkのレベルにより2通りに考えること ができる。

【0068】 (ケースI: Vk≥最小維持電圧の場合) まず、第2の電圧値Vkが十分高く、例えば、Vk≥最 小維持電圧の場合を考える。パネルCPは複数のセルの 集合体であるから放電電圧には各々ばらつきが生じる。 50 /10の場合を考える。第1の電圧である設定電圧Vs

放電電圧の低いセル(つきやすいセル)はVkで放電 し、放電電圧の高いセル (つきにくいセル) はVsで放 電させることができる。一点放電開始電圧をVf1、全 点放電開始電圧をVfn、一点消灯電圧をVsn1、全 点消灯電圧をVsmnと定義するならば、放電電圧の低 いセルのマージンはVsmn~Vf1、放電電圧の高い セルのマージンはVsm1~Vfnといえる。もちろん パネルのマージンはVsm1~Vf1である。パネルに よりこれらの電圧はばらつくが、おおよそVf1=21 0 V, V f n = 2 3 0 V, V s m 1 = 1 5 5 V, V s mn=135V程度である。第1の電圧値である設定電圧 Vsを160Vとするならば、放電電圧の高いセルはマ ージン下限から5 V上という輝度の低い発光になるが、 放電電圧の低いセルはマージンから25V上と輝度が高 くなる。そこで、第2の電圧値であるVkを140Vに 設定すれば、放電電圧の高いセルはVkでは放電できず Vsで放電し、放電電圧の低いセルはVkで放電するよ うになる。この場合いずれもマージンから5V上で動作 することになり輝度は等しくなる。

【0069】尚、必ずしも放電電圧の低いセルが常にV kで点灯し、放電電圧の高いセルが常にVsで点灯する とは限らない。セルのその時その時の条件によっては、 V s での点灯とVk での点灯とを交互に繰り返す場合も ある。従来Vsだけでしか放電する電圧が与えられなか ったのに対し、本発明ではVkという中間の電圧を与え ることにより、 (V s - V s) 、 (V s - V k) 、 (V k-Vk)という組み合わせで放電することができる。 すなわち、セル固有の放電特性に応じてセル自身が放電 電圧を自由に選んで放電することになる。このように、 Vsで放電するセルやVkで放電するセルが存在するこ とになり、図2に示す発光波形しは複数あるセル全体と して図のように維持パルスの半周期で2回発光するよう な波形になるわけである。すなわち、第1の放電が第1 の電圧値Vsで行われ、第2の放電が第2の電圧値Vk で行われる。従って、放電電流は分散されることにな

【0070】これにより、従来、放電電圧のばらつきが 引き起こしていた、輝度むら、母電極・回路インピーダ ンスの損失、放電効率の低下、を軽減することができ

【0071】また、電源電位をVs以外に設けてもよい し、2段階に分けていた回収電流を3段階以上に分割し て供給してもよい。すなわち、維持パルスを一つの電圧 値だけではなく、複数の電圧値を有する波形に形成し、 それぞれの電圧値で放電を起こすことにより、放電の選 択幅は飛躍的に増えより一層の効果が得られることはい うまでもない。

【0072】 (ケースII : V k ≦V s / 10の場合) 次 に第2の電圧値Vkが十分に低く、例えば、Vk≦Vs

16

が比較的高い領域、若しくは空間電荷をよりよく利用し、放電開始電圧を低くした領域では自己消去放電が起こる。Vkは自己消去放電をより強く引き起こす向きに印加するため、自己消去放電(壁電荷主体の放電)の強度は強まる。補助的にはたらくVkは高すぎると、先のVsで生じた壁電荷を減らしすぎ(場合によっては反転してしまい)、次にVsが印加されても放電は持続できない。図3は本発明者らによる先願発明の特願平9-271458に示された、Vkに相当する自己消去援護バルス電圧値と発光効率を示す図であるが、Vkの最大値は17Vでありそれ以上でのマージンは確保できなかった。このVkの最大値はパネル構造に依存する値ではあるが、おおよそ設定電圧Vs(ケースIで説明したパネルマージン155V~210Vの範囲)に対して1/10以下程度といえる。

【0073】先のケースIとケースIIの違いを述べる。ケースIでは各セルでの放電は1周期あたり2回であった。すなわち、一度Vkで放電したセルはその後Vsでは点灯できない。これは、一度Vkで放電すると逆方向に壁電荷が蓄積してしまい、仮に再度点灯させる場合に20はそれを打ち消すほどの電圧を印加しなければならないからである。例えば、それは2Vs程の高電圧でありVkとVsの差がVs/4以下と非常に小さい本実施の形態では起こり得ない。他方ケースIIでは放電電圧の低いセルがVsで放電し、多くの壁電荷が形成した状態で次のサイクルのVkで再度放電するものであるから、同一のセルが1周期あたり4回放電するものと考えることができる。この場合も全体としての発光波形は図2のLで示す波形となり、放電電流も分散されたものとなる。

 \square

【0074】上述の発光形態の違いをさらに明確化する 30 場合は例えばVsを変化させずにVk電位を変えればよい。仮にVk電位をVs電位まで徐々に引き上げても途中で放電が途切れず、Vkでの発光とVsでの発光がアナログ的に融合する場合はケースIと考えることができる。逆に、Vkをあげるに従い徐々にVsでの発光が弱まって、徐々に放電が遅れ、放電が途切れてしまう電圧レベルが存在する場合はケースIIと考えることができる。

【0075】ケースIIにおいても、放電電圧の高いセルはVkでの発光が弱く(場合によっては放電せず)、放 40 電電圧の低いセルはVkでの発光は強くなるなど、ケースIほどではないが放電に選択性をもたせることができる。また、同一セルにおいて放電回数を多くし、1回あたりのピーク電流を下げているためケースI以上に放電の発光効率は向上する。

【0076】実施の形態2. 図4は本発明による実施の 形態2の駆動方法を説明する図である。実施の形態1で はケースI、ケースIIの何れにおいても無効電力回収回 路からパネルに流れる供給電流を一時止めることで第2 の電圧値を設けていた。しかし、従来同様に積極的に第 50

2の電圧値としての段を設けなくとも電圧の設定によっては発光を分散させることができる。図4はこの場合の電圧波形VCPX、VCPY及び発光波形を示したものである。パネル容量に回収回路からエネルギーが供給されている途中、すなわち電圧が上昇している間で一度放電し、回収回路からのエネルギーの供給が途絶えた後に電源からの電圧を印加してエネルギー供給することにより再度放電している。本発明の趣旨が放電電流を分散、ピーク電流を低減することにあるから、維持パルスを第2の電圧値で段を有する形状にしなくても従来型の無効電力回収回路で放電電流が分散できればある程度の効果を得ることができる。

圧が変化する場合は、壁電荷主体の放電は必要最小限なものとなってしまう。逆に、放電遅れ時間以上に早く電圧が変化する場合は、Vk≥Vs/10になる可能性もありマージンの低下につながる。従って、壁電荷主体の放電中は電位が変化しないようにすることが望ましい。【0078】また、従来のある一定の設定電圧のみで放電を制御する方法との違いは発光波形を観測するだけで明らかであり、発光波形が複数個のピークを持つ場合は本発明における動作点で動作させたものと判断することができる。

【0.077】特に、ケースIIの場合は電圧の変化速度に

大きく依存し、放電遅れ時間よりも遅く、ゆっくりと電

【0079】実施の形態3. 図5は実施の形態3の駆動方法を示すタイミングチャートである。実施の形態1におけるケースIIではX電極のパルス立ち下りとY電極のパルスの立ち上り、あるいはY電極のパルスの立ち下りとX電極のパルスの立ち上りは連続性をもっていた方がよい。GND電位に段が存在する場合にはその段において壁電荷主体の放電が発生し、十分な効果が得られない場合があるからである。図5にその対策としてタイミングチャートを示し説明する。尚、回路構成などは実施の形態1に準じ、図1と同じとする。

【0080】図5では第2の電圧値Vkを作成する設計思想が実施の形態1と異なる。具体的にはタイミングDでFET11がOFF、FET16がONしたときに同時若しくは若干遅れてFET17をONとする。これにより、コンデンサ28のエネルギーが、FET17、コイル20、FET14を結ぶループ(回路)により還流し始めコイル20にはリアクタンスに応じたエネルギーが貯えられる。タイミングEでFET12がONすると同時にFET17をOFFとすることで、コイル20に貯えられたエネルギーがパネルに流れる。一度コイル20に貯えているため、X電極の立ち下りとY電極の立ち上りは連続的となる。その後、壁電荷主体の放電終了を見計らってタイミングFから再度FET17をONとし、コンデンサ28に残存するエネルギーをパネルに供給する。

【0081】同様にタイミングHでFET13がOF

i及び行電極YにはVxg+Vyscの電位差が印加されることになる。この電位差はそれ自身では放電が開始しないが、先のアドレス放電をトリガにして直ちに行電極Xi,Y間にも放電が発生する(転移する)電位差である。これにより後の維持パルスの印加のみで維持放電を行うことが可能な量の正又は負の壁電荷が蓄積され

18

【0088】 (維持放電期間) そして、「維持放電期 間」では、行電極Xi,Y間に維持バルスを印加するこ とにより、書き込みが行われたセルについて、このサブ フィールド内の維持放電を行う。ここで、維持放電期間 の初期の一周期は無効電力回収回路を動作させていな い。すなわち、図1の例で言えば、FET15~18は 動作させない。次の周期からは無効電力回収回路を動作 させ、発光ピークを2つに分割しピーク値を小さくさせ ている。また、維持放電期間の最終の1周期は無効電力 回収装置を動作させていない。維持放電期間のそれ以外 の期間では、無効電力回収回路を動作させ、放電に積極 的に利用する駆動波形を、実施の形態1で示したように 複数の電圧値を有する形状に形成してもよいし、維持パ ルスの複数の電圧値を外部印加電圧で形成してもよい。 本実施の形態4の特徴は、維持放電期間の初期及び終期 の印加波形を、それ以外の期間の維持パルスの第1の電 圧値Vsだけで構成する、すなわち矩形状のパルスにし たことにある。

【0089】アドレス期間の終了時から維持放電期間の最初までは、例えばX1ラインを考えるとアドレスパルス幅×アドレスライン数の時間だけ離れている。これは条件によっては1msec以上と非常に長く、アドレス期間で発生した空間電荷はもはや存在しない。従って、維持パルスの最初は放電遅れを伴った不安定なものとなる。そのため、パネル全体にできるだけ早く空間電荷を供給し放電を安定化する必要がある。これは維持放電期間初期に強放電を発生させればよい。そこで、本実施例では維持電源の最大電圧Vsだけでパルスを構成し放電を強化させている。また、図6では最初の2発のパルスにおいて第1の電圧値であるVsだけで矩形状に形成したパルスを使用しているが、特にパルス数には言及せず任意の回数行ってよい。

【0090】その後、維持パルスを複数の電圧値を有する形状にする、若しくは放電が発生する条件で無効電力回収回路を動作させることにより放電は複数に分散する。尚、放電するセル及びタイミングは実施の形態1で述べたようにいくつか考えることができるが、何れにおいても電流ピークを分散させ、一つ一つのピーク値を小さくさせた放電形態をとっている。

【0091】維持放電期間終了時から次のサブフィールドのリセット期間までに間隔がある場合は、図6に示すように維持放電期間初期同様、最後の複数回のバルスを最大電圧値である第1の電圧値Vsで矩形状に形成した

F、FET18がONと同時若しくは若干遅れてFET15がONすることで、コイル19にエネルギーが貯えられ、タイミングIでFET14がONするのと同時にFET15をOFFとし、コイル19のエネルギーをパネルに供給する。さらに、壁電荷主体の放電終了後のタイミングJでコンデンサ27に貯えられている残りのエネルギーをパネルに供給する。

【0082】本実施の形態3は実施の形態1と比較して、FET17、FET15のONタイミングをずらしただけではあるが、コイル20、コイル19に流れる電10流を途中で中断するのと一度リアクトルにエネルギーを移行してそれをパネルに供給するのとでは設計思想が異なる。実施の形態1ではFET17、FET15のON時間を制御することでVkの電圧を比較的容易に作ることができるが、実施の形態3ではコイル20、コイル19に依存し、FET17、FET15の時間での制御はできない。しかし、実施の形態3を用いれば、放電電流が大きい場合でも実施の形態1以上に十分な電流を流すことができる。

【0083】尚、コイル19、20に回収コンデンサ2 20 7、28のエネルギーを供給し、電流を還流させている 期間は理想回路であればエネルギーの損失はないが、実際には抵抗により消費してしまう。従って、還流時間は ある程度短い方がよい。

【0084】実施の形態4.図6は、PDP装置50の本発明の実施の形態4による駆動液形を示す電圧液形及び発光波形を示したものである。本プラズマディスプレイ装置は、図16に示すプラズマディスプレイ装置50の構成を用いることができ、駆動方法に特徴をもつものである。従って、以下の説明において同図16中の構成30要素については同一の符号を以て表記する。

【0085】図6は行電極Xi(i=1.2.…n)、行電極Y、列電極Wの電位、発光波形を示し、1サプフィールド期間内の駆動波形を示すものである。なお、本実施の形態3に係る駆動方法では、図6に示すように、主に正のベルスを用いてPDP装置50を駆動させているが、勿論、図6に示すベルスの極性を全て反転させて駆動しても良い。

【0086】 (リセット期間) まず、「リセット期間」では、全ての列電極Wjと行電極Yとの間に、全面書き 40 込みパルスを印加して、直前のサブフィールドの終了時点での表示履歴を消去するとともに、プライミング粒子の供給を行う。

【0087】 (アドレス期間) 次に、「アドレス期間」では、表示すべきセルのみに選択的にアドレス放電を起こす。図17に示す先行技術例同様に、行電極Xiに順次スキャンパルスVxgを印加していき、点灯すべきセルにおいては、列電極Wjと行電極Xiとの間で書き込み放電である「アドレス放電」を発生させる。この時行電極Yには副走査パルスVyscを印加する。行電極X50

20

方がよい。ピーク電流を小さくした放電はすなわち弱体 化した放電であるから誘電体に形成される壁電荷量は少 ない。また、リセットパルスまでの時間が長い場合は、 維持放電期間で発生した空間電荷が少なくなり次のリセ ットが安定に行えない。これは維持放電期間の終期の複 数回のパルスを維持パルスの第1の電圧値であるVsで 矩形状に形成すればよく、これにより壁電荷が十分に形 成されリセット期間放電を安定に行うことができる。ま た、維持放電期間の初期のパルス同様、矩形状にするパ ルスの回数は任意である。

【0092】実施の形態5.次に、実施の形態5に係る プラズマディスプレイ装置の駆動回路について説明す る。実施の形態5は、並列共振型の無効電力回収回路を 用いたものであり、壁電荷主体の放電を併用した場合に 休止期間を設けて放電を分散する方法について説明す

【0093】使用されるパネルは実施の形態1と同様の ものでよい。また、プラズマディスプレイ装置の外観は 図16と同じでよい。図7はこの発明の実施の形態5で あるプラズマディスプレイパネルの駆動回路を示す図、 図8は各FETスイッチの入力電圧波形のタイミングチ ャートである。図7において、PDPはコンデンサCP で模擬されている。また、FET51~FET54はメ インスイッチでパルスを発生する回路、FET55及び FET56の回収スイッチと共振コイル61、62及び ダイオード71、72は無効電力回収回路を示してい る。無効電力回収回路はCPとパルス発生回路に対し、 並列に接続されている。図8中の電位V51~V56は それぞれFET51~FET56の各ゲート端子に印加 回路から出力し、PDPの容量成分CPに印加される電 圧波形を示す。

【0094】タイミングAにおいて、FET51がON からOFFになると電源からの電圧供給がとまる。同時 に、FET55がONになるためCPにチャージされた 電荷はFET55を通り逆極性に反転するよう流れ始め る。タイミングBではFET53およびFET54がO N状態なので共振電流はメインFET54及びFET5 3、回収FET55、ダイオード71、共振コイル62 のループで還流することになる。還流しているBC間 は、FET53, 54がONであるためCPの両端が接 地され、休止期間が形成される。その後、タイミングC でFET54がOFFとなるため還流していた共振電流 は再びCPに供給し始める。タイミングDでCPに最大 の逆電圧が印加された後、FET52がONし、電源か ら電圧が供給される。その後、タイミングEではタイミ ングAと対称にFET52がOFF、同時にFET56 がONすることでCPにチャージされた電荷は再度逆極 性に反転するよう流れ始める。タイミングFG間はタイ ミングBC間同様共振電流が還流し、パルス休止期間が 50 散することができ、母電極の抵抗・回路のインピーダン

つくりだされる。以降、同様の動作を繰り返し行う。 【0095】このように還流期間を設け、パルスとパル スの間に休止期間を作ると休止期間中に壁電荷による自 己消去放電を起こすことができる。休止期間を設けない 場合でも自己消去放電は起こるが、実施の形態1で説明 したように、電圧が変化している状態での壁電荷主体の 放電は不安定である。本実施の形態によればパルスとパ ルスの間にCPをGNDにクランプする期間があるた め、放電遅れに左右されず、確実な自己消去放電を起こ 10 すことができ、放電効率を向上させることができる。 尚、本実施の形態を用いれば壁電荷主体の立ち下がり放 電が起き、電圧ドロップが発生してもGND電位から電 流が流れ込み、大きな電位変動を防ぐことができる。

【0096】実施の形態6.以下、本発明の実施の形態 6について説明する。本実施の形態では実施の形態5に おける還流をメインスイッチを使用せず、あらたに還流 スイッチ (FET) 57, 58を追加して設けることで 行うものである。図9には実施の形態6の回路構成が、 図10には各FETのゲート波形及びパネル両端の電圧 20 波形が示されている。基本的な駆動波形は実施の形態5 に等しいが、メインFET53及びメインFET54の ONタイミングが重ならないようにしている。FET5 5がONになることでダイオード71、共振コイル62 を通ってPDPに充電していたものを任意のタイミング (ここではBC間)でFET57、ダイオード73、共 振コイル62のループで還流させるものである。あるい は、FET56がONになることでダイオード72、共 振コイル61を通してPDPに充電していたものを、タ イミングFG間でFET58、ダイオード74、共振コ される駆動信号電圧を示す。また、同図8中のVCPは 30 イル61のループで還流させるものである。タイミング を調整することでタイミングBC間、タイミングFG間 の還流電位 (還流タイミング) を任意に設定することが できる。先の自己消去放電をより強く発生させるために はGND電位にするだけでなくより積極的に誘発する方 向にパルスを印加することが望ましい。ただし、ここで の放電はあくまでも自己消去放電の延長の「壁電荷主体 の放電」でなければならない。その電圧はおよそ電源電 圧の1/10程度であり、例えば電源電圧を180Vと した場合、マイナス18Vで還流する設定とすればよ 40 い。本実施の形態によれば、「壁電荷主体の放電」をよ りよく誘発することができ、放電効率を向上させること

> を誘起させる最適電圧を、別の電源を設けることなく還 流タイミングの設定によって得ることができる。 【0097】また、実施の形態1に示したように還流の 電圧をさらに引き上げ、放電開始電圧以上と設定し、利 用してもよい。この場合は、実施の形態1におけるタイ プロの放電を引き起こすことができる。従って、実施の 形態1同様に各セルの放電電圧の分布に応じて放電を分

ができる。また、本実施の形態では、壁電荷主体の放電

振型でもよいし、直列共振型でもよい。

【0102】図14はX電極に印加される電圧波形VC PXとY電極に印加される電圧波形VCPY、及び発光 波形しが示されている。実施の形態1では第2の電圧値 Vkを回収回路で作成していたが、本実施の形態では第 1の電圧値Vsと同様に、電圧Vh1、Vh2を電源か ら供給して第2の電圧値(ここでは複数)を作る。本実 施の形態では実施の形態1におけるケースIの場合を例 に説明する。

【0103】タイミングA~タイミングBにおいて、回 収回路からエネルギーをパネルの容量に供給する。タイ ミングBで、一度回収回路を休止し、電源からVh 1の 電圧を供給する。例えば、Vh1は150Vとする。こ こで、放電しやすいセルはタイミングB~タイミングC にかけて一度放電する。次に、タイミングC~タイミン グDにかけて再度回収回路からパネルの容量にエネルギ ーを供給し、タイミングDで回収回路を休止し、Vh2 の電圧を電源から供給する。例えば、Vh2は170V である。Vh1で放電しなかったセルで且つ放電可能な セルは先と同様にVh2印加期間中であるタイミングD ~タイミングEにおいて放電する。再度、タイミングE ~タイミングFにかけて回収回路からパネルの容量にエ ネルギーを供給し、タイミングFで第1の電圧値である Vsの電圧を電源から供給する。Vsは例えば190V であり、これにより Vh 1, Vh 2 で放電できなかった すべてのセルが放電する。Y電極もX電極と同様に電圧 パルスが印加される。

【0104】これにより、図14に示すように発光波形 を3つに分割することができる。これにより、ピーク電 流を分散することができ、回路インピーダンスや母電極 の抵抗により発生する損失を小さくすることができる。

【0105】また、実施の形態1同様に、放電セルの電 圧分布により、Vh1~Vsまでセル自身が放電電圧を 選ぶことができる。選択の幅は実施の形態1以上であ $9 \cdot (Vh1-Vh1) (Vh1-Vh2) (Vh1-$ V s) (V h 2 - V h 2) (V h 2 - V s) (V s - V s)s) の6通りである。プロセス的な要因で放電しにくく 形成されてしまったセルは(Vs-Vs)で放電し、放 **電しやすく形成されたセルは(Vh1-Vh1)で放電** することになる。また、放電は確率現象であり、突然放 電が弱体化してしまうという場合も想定できる。例えば Vh2におよそ駆動電圧の中心を持つセルが不意に放電 の弱体化を起こしてしまっても、一時Vsに放電の中心 をシフトし、放電を強化した後Vh2に再度放電の中心 を移すようなことも可能である。

【0106】実施の形態1や2のように回収回路で複数 の電圧値を有するパルス波形を形成するのと、ここで述 べた実施の形態8のように複数の電圧出力を有する電源 からの電圧を切り替えて複数の電圧値を有するパルス波

スの損失を小さくし、輝度むらをなくすことができる。 【0098】尚、本実施の形態は並列共振型の無効電力 回収回路を利用して、維持パルスを第1の電圧値と第2 の電圧値を有する形状に形成する場合であり、上述の外 部印加電圧主体の放電を分散させるケースIの場合は、 既述のように従来の並列共振型の駆動回路をそのまま使 用し、電圧設定を回収回路で放電するように設定すれば よい。この時の電圧波形及び発光波形は図4に示したも のと同じとなる。

21

【0099】実施の形態7. 図11はこの発明の実施の 10 形態7の駆動回路を示す図である。実施の形態7では共 振コイルに並列に部分共振コンデンサCpp及び部分共 振コイルLpが接続されている。図12は実施の形態7 のプラズマディスプレイパネルの電圧波形である。FE T56がオンすると、CPの電圧は共振コイル63と部 分共振回路A1とに印加される。このとき、部分共振回 路の共振周波数は、CPと共振コイル63とから決まる 共振周波数より大きく選定すると、CPに流れる電流 は、CPと共振コイル63との振動電流に部分共振回路 の高周波振動電流が重畳された波形となる。ダイオード 20 73の作用によって、部分共振回路内で時刻 txに最大 値まで反転した部分共振コンデンサCppの電圧はもは や共振コイル63には流れないから、tx以降はCpp の電荷は全てCPに返還されることになる。このような 回路構成にすることにより、電流を遺流させなくともパ ルスとパルスの間に「壁電荷主体の放電」に必要な休止 期間τkをつくりだすことができる。また、本実施の形 態においては、壁電荷主体の放電を誘発するパルス波形 を部分共振回路の共振波形によって作り出しているた め、実施の形態5、6の様な複雑なON/OFFタイミ 30 ング制御を必要としない利点がある。また、さらには、 実施の形態6と同様に「壁電荷主体の放電」を容易に誘 発しうる一段目のパルスを電源を別に設けることなく作 りだすことができる。もちろん実施の形態6で説明した ように形成するパルス波形の電圧を放電開始電圧以上と し、実施の形態1で説明したケースIの放電を発生させ

【0100】なお、図11中、A2の領域は部分共振回 路A1の変形例、すなわちA1の代わりにA2を用いる ことを示すものであり、GNDを介してCpp、Lpを 40 接続している。こうすることにより、XおよびY端子を 接続するための長い配線が不要となる利点がある。

()

【0101】実施の形態8.次に、実施の形態8に係る PDPの駆動方法について説明する。本プラズマディス プレイ装置50は、図13に示すような回路構成を用い る。すなわち、実施の形態1における駆動波形を、電源 回路41の電源電圧としてVh1、Vh2、およびVs の3つ設けてこれらの電圧を切り替えて電極に印加する ことで作成し、電力回収回路は放電に利用しない例につ いて説明する。本実施の形態で用いる回収回路は並列共 50 形を形成するものとの違いについて説明する。回収回路

10

はコイルを含んだインピーダンスの高い構成であるから 放電電流による電圧ドロップが大きくなりやすい。従っ て、回収回路による放電セル数が増加しすぎると電流を 流しきる能力がなくなりマージン低下につながる可能性 もある。しかしながら、実施の形態8では、電源数が増 えるために回路コストが増加するという欠点はあるもの の、放電電流を電源から供給することができるためマー ジンが低下する可能性はない。

【0107】尚、本実施の形態では例えば実施の形態1 におけるケースIの放電形態について説明したが、ケー スIIのように壁電荷主体の放電を誘発しうるパルス波形 を電源だけで形成してもよい。

[0108]

(

【発明の効果】請求項1に係る発明によれば、半周期の 間に第1の放電を行わせる第1の電圧値と、第2の放電 を行わせる第2の電圧値とを有する維持パルスによって 交流型プラズマディスプレイパネルを駆動するため、ビ 一ク電流を分散することができ母電極の抵抗損失が減 り、回路のインピーダンスによる損失が低減し、放電の 効率もまた向上する。

【0109】請求項2に係る発明によれば、無効電力を 回収するための無効電力回収回路により発生する電圧と 電源からの電圧とを切り替えて、上記維持パルスを形成 するため、少ない外部印加電圧の電源で放電の効率の高 いものが得られる。

【0110】請求項3に係る発明によれば、請求項2に 係る発明において使用する無効電力回収回路を並列共振 型とすることで少ない部品点数で放電の効率の高いもの が得られる。

【0111】請求項4に係る発明によれば、請求項2に 30 係る発明において使用する無効電力回収回路を直列共振 型とすることで維持パルスの電圧値を自由に設定でき、 確実に放電を分散させることができる。

【0112】請求項5に係る発明によれば、複数の異な る電圧出力を有する電源を備え、これら複数の異なる電 圧を切り替えて維持パルス形成するため、放電のマージ ンを低下させることなく、確実に放電を分散させること . ができる。

【0113】請求項6に係る発明によれば、上記第1の 放電および上記第2の放電は外部印加電圧主体の放電で 40 あり、複数のセルの放電タイミングが分散したものとな るように、上記第1の電圧値と上記第2の電圧値を設定 するため、セル固有の放電特性のばらつきを押さえ、輝 度むらを小さくすることができる。

【0114】請求項7に係る発明によれば、上記第2の 電圧値は最小維持電圧以上とし、上記第1の電圧値は放 電開始電圧以下と限定することでより確実に放電を分散 できる。

【0115】請求項8に係る発明によれば、上記第1の

壁電荷主体の放電を併用したものであり、上記維持パル スの半周期の間に同一のセルが複数回の放電に分散した ものとなるように、上記第1の電圧値および上記第2の 電圧値を設定するので、1周期あたりの放電回数を増や し、1回あたりの放電の電流密度を下げることができ て、放電の効率をさらに向上できる。

24

【0116】請求項9に係る発明によれば、上記第2の 電圧値は上記第1の電圧値の略1/10以下と限定する ことで確実に放電を分散できる。

【0117】請求項10に係る発明によれば、維持パル スを、無効電力を回収するための無効電力回収回路によ り発生する電圧と電源からの電圧とを切り替えて形成 し、無効電力回収回路により発生する電圧が連続的に上 昇する間と、電源からの電圧供給時とで放電を発生さ せ、維持パルスの半周期の間に放電を複数回に分散させ るので、簡単な制御により放電効率を向上させることが できる。

【0118】請求項11に係る発明によれば、維持放電 期間の初期は、上記維持パルスは上記第1の電圧値だけ 20 を有するものとすることで、アドレス期間から維持放電 期間に安定に放電を移行することができる。

【0119】請求項12に係る発明によれば、維持放電 期間の終期は、上記維持パルスは上記第1の電圧値だけ を有するものとすることにより維持放電期間からリセッ ト期間に安定に放電を移行することができる。

【0120】請求項13に係る発明によれば、請求項1 ないし請求項12の駆動方法に従って、第1電極と第2 電極間に電圧を印加する駆動回路を備えるようにしたの で、請求項1乃至12のそれぞれの効果を有するプラズ マディスプレイ装置を得ることができる。

【0121】請求項14記載のプラズマディスプレイパ ネルの駆動回路によれば、並列共振型の回収回路装置を 使用した場合においても、外部印加電圧を印加するパル スとパルスの間に壁電荷主体の放電を誘発する電位差略 ゼロの休止期間を設けたので、壁電荷主体の放電を確実 に誘発することができ、放電効率を向上させることがで

【0122】請求項15記載のプラズマディスプレイパ ネルの駆動回路によれば、請求項14記載の休止期間 を、上記電極間容量の放電時に発生する共振電流を上記 パルス発生回路のメインスイッチを介して還流させたの ち電極間容量に再充電することで得ることにしたので、 壁電荷主体の放電を確実に誘発できるとともに電力の利 用効率を高めることができる。

【0123】請求項16記載のプラズマディスプレイパ ネルの駆動回路によれば、請求項14記載の休止期間 を、上記共振コイルに並列に還流スイッチを設け、上記 電極間容量の放電時に発生する共振電流を上記還流スイ ッチを介して還流させたのち電極間容量に再充電するこ 放電および上記第2の放電は外部印加電圧主体の放電と 50 とで得ることにしたので、壁電荷主体の放電を誘発する

最適なパルス電圧を設定することができる。

【0124】請求項17記載のプラズマディスプレイパ ネルの駆動回路によれば、上記共振コイルに並列に接続 した部分共振コンデンサ及び部分共振コイルの直列接続 からなる部分共振回路の共振波形で構成したので、壁電 荷主体の放電を誘発する休止期間を複雑なタイミング制 御を用いることなく実現できる。

【図面の簡単な説明】

【図1】 実施の形態1に係るプラズマディスプレイ装 置の無効電力回収回路の構成を説明するための図であ る。

【図2】 実施の形態1に係るプラズマディスプレイ装 置の駆動方法を説明するための、駆動電圧波形及び発光 波形を示すタイミングチャートである。

【図3】 特願平9-271458に示された補助パル スと発光効率の関係である。

【図4】 実施の形態2に係るプラズマディスプレイ装 置の駆動方法を説明するための駆動電圧波形と発光波形 を説明するための図である。

【図5】 実施の形態3に係るプラズマディスプレイ装 20 ある。 置の駆動方法を説明するための、駆動電圧波形及び発光 波形を示すタイミングチャートである。

【図6】 実施の形態4に係るプラズマディスプレイ装 置の駆動方法を説明するための、1サブフィールド中の 電圧波形及び発光波形を示すタイミングチャートであ る。

【図7】 実施の形態5に係るプラズマディスプレイ装 置の無効電力回収回路の構成を説明するための図であ

【図8】 実施の形態5に係るプラズマディスプレイ装 30 55,56 回収スイッチ 置の駆動電圧波形を示すタイミングチャートである。

[図9] 実施の形態6に係るプラズマディスプレイ装 置の無効電力回収回路の構成を説明するための図であ る。

実施の形態6に係るプラズマディスプレイ 【図10】 装置の駆動電圧波形を示すタイミングチャートである。 【図11】 実施の形態?に係るプラズマディスプレイ 装置の無効電力回収回路の構成を説明するための図であ

26

【図12】 実施の形態7に係るプラズマディスプレイ 装置の駆動方法を説明するための、駆動電圧波形及び電 流波形を示す図である。

【図13】 実施の形態8に係るプラズマディスプレイ パネル装置の全体構成を示すプロック図である。

【図14】 実施の形態8に係るプラズマディスプレイ 装置の駆動方法を説明するための、駆動電圧波形及び発 10 光波形を示す図である。

【図15】 従来の交流型プラズマディスプレイパネル の構造を示す斜視図である。

【図16】 従来の交流型プラズマディスプレイパネル 装置の全体構成を示すブロック図である。

【図17】 従来の交流型プラズマディスプレイパネル の1サブフィールド中の駆動電圧波形を示すタイミング チャートである。

【図18】従来のプラズマディスプレイ装置に係る並列 共振型の無効電力回収回路の構成を説明するための図で

【図19】 従来のプラズマディスプレイ装置に係る直 列共振型の無効電力回収回路の構成を説明するための図 である。

【符号の説明】

10、101 プラズマディスプレイパネル (PDP) 2、202、302 無効電力回収回路

4.1 電源回路

CP プラズマディスプレイパネルの電極間容量

51、52、53、54 メインスイッチ

57、58 還流スイッチ

61、62、63 共振コイル


Cpp 部分共振コンデンサ

Lp 部分共振コイル


Vk、Vh1、Vh2 第2の電圧値


Vs 第1の電圧値






[図4]












[図7]









【図15】







[図16]



[図17]



[図19]



Partial English Translation of Japanese Patent Laid-Open No. 11-282416

5

...Omitted...

[Problems to be Solved by the Invention]

(Luminance Distribution)

In the discharge mainly caused with externally applied voltage, discharge is caused by application of a determined potential, so that the discharge intensity is restricted by the discharge voltage specific to cells. As a result, cells with low discharge start voltage have high luminance, while cells with high discharge start voltage have low luminance, in other words there are variations in display.

(Macro-wise Peak Current)

A PDP is a set of multiple cells. When discharge is caused at a time during a sustaining discharge period, even with small discharge current for each cell, the current instantaneously passed across the bus electrode and circuit common to the cells is extremely great. This causes a resistance drop at the base electrode or an increased loss by the circuit impedance, and the voltage drop causes a reduction in the margin.

25 If only the discharge caused mainly with externally

applied voltage is used for driving, voltage corresponding to cells with high discharge start voltage (cells less easily discharged) is applied for control, and therefore more than necessary current is passed across cells with low discharge start voltage. Therefore, the larger the discharge start voltage distribution among the cells in the panel is, the greater will be the resistance drop at the base electrode and the loss by the circuit impedance.

(Micro-wise Peak Current)

In view of discharge current passed across one cell, the discharge current is desirably small. If the peak current increases, ultraviolet rays used to excite the phosphor are saturated to the current, and therefore the emission efficiency is lowered. Here again, if the discharge start voltage

15 distribution among the cells in the panel is great, voltage should be set on the basis of cells with high discharge start voltage and cells with low discharge start voltage suffer from a great loss in the discharge itself in addition to the loss at the base electrode and the circuit impedance described

20 above.

(Voltage Margin)

25

Therefore, in view of the foregoing, the optimum discharge should allow minimum necessary discharge current to be set uniformly for each cell. This however suggests weakened discharge, which could cause a reduction in the margin.

Particularly at the beginning of a sustaining discharge period, there are only a few space charges, while the discharge start voltage is high, and therefore discharge can hardly be maintained. Since the display history is reset at the end of the sustaining discharge period, such weakened discharge is not enough to secure stable margin.

(Circuit Configuration)

If a parallel resonance type recovery circuit is used to induce self erasure discharge, a conventional circuit

10 configuration per se is not suitable. The parallel resonance type driving circuit does not provide an inactive period to maintain voltage suitable for the self erasure discharge mainly with wall charges between pulses, and therefore the self erasure discharge is less easily caused. If auxiliary voltage pulses are applied to induce discharge mainly with wall charges, only the use of the above-described, parallel resonance type driving circuit cannot achieve this, and another power supply and another switch must be used for producing the inducing pulses.

The present invention is based on the above, and it is a first object of the present invention to provide a driving method allowing wider selective range for discharge and free from luminance variations.

A second object of the present invention is to provide
25 a driving method according to which the peak of current is

lowered so that the resistance at the base electrode and a loss by the circuit impedance are reduced, in other words, a driving method with improved discharge and light emission efficiencies.

A third object of the present invention is to provide a driving method free from a loss in the voltage margin if sustaining discharge is weakened to reduce the luminance distribution, and the peak current is distributed.

A forth object of the present invention is to provide,

in a parallel resonance type reactive power recovery circuit,

an AC-PDP driving circuit which allows an inactive period to

be easily obtained between pulses so that self erasure

discharge can more easily be caused.

A fifth object of the present invention is to provide,

in a parallel resonance type reactive power recovery circuit,

an AC-PDP driving circuit capable of forming a voltage pulse
to be applied as auxiliary voltage in order to make better use

of the self erasure discharge.

20 ...Omitted...

[Embodiments of the Invention]
(First Embodiment)

Figs. 1 and 2 show a first embodiment of the present invention. Before the embodiment is described in conjunction

5

15

with these figures, the difference between driving by "discharge mainly with externally applied voltage" and driving also using "discharge mainly with wall charges" described in Japanese Patent Application No. 9-271458, prior application by the inventors will be described. A feature of the "discharge mainly with wall charges" resides in alleviation of voltage distribution in a panel, and a resulting reduction in luminance unevenness in the plane (display unevenness). This is because if there is a distribution in discharge voltage among cells 10 in the panel, for example, a number of wall charges corresponding to the discharge characteristic of each cell is formed before ending the discharge, and therefore subsequent discharge mainly with externally applied voltage allows the cells to have equal light emitting intensity. More specifically, if sustaining discharge is executed only by the "discharge mainly with externally applied voltage," the applied potential is fixed, so that the discharge intensity differs by the number of generated wall charges between cells. Meanwhile if the "discharge mainly with wall charges" is 20 applied as well, automatic adjustment is achieved so that for cells whose discharge voltage is high (less easily discharged), discharge mainly with wall charges is small, and for cells whose discharge voltage is low (more easily discharged), discharge mainly with wall charges is large.

25 This would be based on that the "discharge mainly with externally applied voltage" is caused by predetermined voltage applied twice per cycle. Meanwhile, in the driving also using the "discharge mainly with wall charges," discharge is caused four times per cycle, for twice of which the discharge intensity can be selected arbitrarily for a cell itself depending upon the characteristic of the cell, in other words more choices are afforded in discharge.

Furthermore, when the discharge mainly with wall charges is also used, the light emission efficiency can be improved. 10 The AC-PDP has lowered emission efficiency when the current density increases because it is typically driven using a glow discharge region. This is described in detail for example in Mikoshiba, PLASMA DISPLAY SAISHINGIJUTSU (plasma display up-to-date technology), ED Research, 1996. When discharge is 15 maintained only by discharge mainly with externally applied voltage, the voltage must be lowered to a level near the margin limit for increasing the efficiency. Meanwhile, if discharge mainly with wall charges is used as well for sustaining discharge, the wall discharges are reduced by the discharge 20 mainly with wall charges, so that the driving takes advantage of space charges. The voltage for discharge can be as low as possible, while the space charges are used to secure margin, so that the current density can be lowered, which provides high efficiency.

The method of obtaining high efficiency by using the

"discharge mainly with wall charges" as well is disclosed by Japanese Patent Application No. 9-271458, prior application by the inventors, and a more specific driving method and device therefor will be provided according to the present invention.

- 5 The first embodiment of the present invention will be now described in conjunction with the accompanying drawings. Figs. 1 and 2 show a reactive power recovery circuit and a specific driving method according to the first embodiment. In Fig. 1, since the discharge cells in the PDP are capacitive 10 loads, arbitrary adjacent discharge cells are expressed in the form of capacitance components CP related to the discharge cells in the schematic representation. According to the embodiment, a series resonance type reactive power recovery circuit is used. As shown in Fig. 1, the capacitance component 15 CP, i.e., one end of the X electrode of the PDP has its drain terminal connected to the source terminal of an n-type MOS FET 11 (by symbols representing a switch and a parasitic diode) connected to a supply Vs (Vs: sustain voltage). The source terminal is connected to the drain terminal of an n-type MOS 20 FET 12, the source terminal of which is grounded. Note that both MOS FETs 11 and 12 together with the parasitic diodes are hereinafter referred to as "FETs" and this applies to the other MOS FETs in the following description.

Such FETs 11 and 12 form a part of an X-electrode driver circuit 141 (see Fig. 16)(constituting a main line across which

display discharge current is passed during sustaining discharge), and operate as clamp switch elements to hold (clamp) the potential of the X-electrode at the level of power supply potential Vs or the ground potential in response to a driving signal (gate voltage) applied to the gate terminals of the FETs 11 and 12. Note that these clamp switch elements are referred to as "clamp switch elements 11 and 12" using the reference numerals of the FETs included therein. A driving IC 142 is in a conductive state during the sustaining discharge period, and therefore is not described.

Meanwhile, one end of a Y electrode is connected to clamp switch elements 13 and 14 including FETs 13 and 14 provided in a Y-electrode driver circuit 15 (see Fig. 16).

10

25

The circuit 2 in the part enclosed by the broken line
in Fig. 1 is the reactive power recovery circuit (which will
be hereinafter also referred to as "recovery circuit 2"). The
recovery circuit 2 may have the same configuration as that of
the conventional series reactive power recovery circuit (see
Fig. 19). Note however that diodes 25 and 26 are connected
in parallel to recovery capacitors 27 and 28, such that the
recovery coils 19 and 20 serve as a cathode, and a GND serves
as an anode.

A method of driving the PDP 10 will be now described according to the timing chart in Fig. 2 showing the voltage waveforms of pulses during a sustaining discharge period (a

subfield) together with Fig. 1. Note that the potentials V11 to V18 in Fig. 2 are driving signal voltages applied to the gate terminals of the FETs 11 to 18, respectively. Reference characters VCPX and VCPY in Fig. 2 represent voltage waveforms output from the circuit and applied to the capacitance component CP of the PDP, i.e., the X-electrode and Y-electrode, respectively. L represents a light emission waveform.

Y-electrode during the sustaining discharge period are

10 particularly relevant according to the present invention, and therefore the potential of the W-electrode will not be mentioned. A DC pulse may be applied at the intermediate level to avoid discharge with the X-electrode and the Y-electrode.

A set of VCPX and VCPY as one cycle is repeatedly applied for an arbitrary number of times to obtain luminance. (Fig. 2 shows pulses for one and half cycles in a certain timing.)

In the timing A, the FET 12 is turned off, and then the FET 15 is turned on. Thus, energy stored in the recovery capacitor starts to be released toward the panel CP through the FET 15 and the resonance coil 19. Accordingly, the potential of the VCPX starts to rise. During this period, the FET 15 is temporarily turned off in the timing B. At the time, one end of the diode 25 is connected to the coil 19 and the other end is grounded to GND. Therefore, if the FET 15 is in an open state, the loop (circuit) from the GND to the diode

20

25

25, the coil 19, the panel CP, the FET 14 and back to the GND is formed, so that the voltage Vk (the second voltage value) for the panel CP can stably be secured.

In the timing C, the FET 15 is once again turned on, and
the remaining energy of the recovery capacitor is supplied to
the panel CP. In the timing D after sufficient energy is
released, the FET 11 turns on, which allows the voltage at Vs,
i.e., the first voltage value to be supplied from the power
supply and clamped. Thus, the sustain pulse is shaped into
a waveform having multiple voltage values. Note that in Fig.
the FETs 11 and 15 are shown in timings not overlapping one
another, while they may be in overlapping timings. Conversely,
the waveform can be more stable when they overlap for about
several hundred ns.

In the timing E, the FET 11 is turned off and the FET

16 is turned on, so that energy stored in the panel capacitance

CP is moved to the recovery capacitor 27 through the coil 19,

the diode 22, and the FET 16. In the timing F in which the

current has been passed sufficiently, the FET 12 is turned on

20 so that VCPX is clamped to the GND potential. The FETs 16 and

12 may be turned on in overlapped timings similarly to the above

case.

Thereafter, in the timing F, as the VCPX attains GND, the FET 17 is turned on, and VCPY has an increased potential. In the timing G, the FET 17 is turned off and again turned on

25

in the timing H, so that there arises a step in VCPY at the potential Vk. After the energy in the capacitor 28 is fully moved to the panel CP in timing I, the FET 13 is turned on and the VCPY is clamped to Vs. In the timing J, the FET 13 is turned off, while the FET 18 is turned on, so that the energy stored in the panel CP is moved to the recovery capacitor 28 through the coil 20, the diode 24, and the FET 18. In the timing K in which resonance current has been fully passed, the FET 14 is turned on, and the potential of the VCPY is clamped to GND. The timing K is identical to the timing A, and the above series of operations are repeated for a specified number of times.

During one cycle described above, discharge is caused four times altogether between the timings B and C, D and E, G and H, and I and J. This could be interpreted into two depending upon the voltage level of a stepped pulse waveform, more specifically the levels of the first voltage value Vs and the second voltage value Vk.

(Case I: $Vk \ge minimum sustain voltage$)

10

15

Now assume that the second voltage value Vk is

20 sufficiently high, and for example Vk ≧ minimum sustain

voltage is established. The panel CP is a set of multiple cells,

and therefore discharge voltage varies among the cells. Cells

with low discharge voltage (more easily lighted) may be

discharged at Vk, while cells with high discharge voltage (less

25 easily lighted) may be discharged at Vs. When one-point

light-on start voltage is Vfl, all-point light-on start voltage is Vfn, one-point switch-off voltage is Vsml and all-point switch off voltage is Vsmn, the margin for cells with low discharge voltage would be in the range from Vsmn to Vfl, while the margin for cells with high discharge voltage would be in the range from Vsml to Vfn. The margin for the panel is of course in the range from Vsml to Vfl. While the voltage varies depending upon the panel, it is typically as follow: Vfl=210V, Vfn=230V, Vsml=155V, and Vsmn=135V. For the setting voltage Vs, i.e., the first voltage of about 160V, the cells with high discharge voltage emit light at a low luminance of a level 5V higher than the lower limit of the margin, while the cells with low discharge voltage emit light at a high luminance of a level 25V higher than the margin. Therefore, if the second voltage value Vk is set to 140V, the cells with high discharge voltage cannot be discharged at Vk but discharged at Vs, while the cells with low discharge voltage are discharged at Vk. In this case, both kinds of cells operate at a level 5V higher than the margin, so that equal luminance is provided.

10

15

20

25

Note that the cells with low discharge voltage do not necessarily light on at Vk, and the cells with high discharge voltage do not necessarily light on at Vs. Depending upon the conditions of the cells, the lighting on at Vs and Vk may alternately be repeated. Discharge voltage is obtained only at Vs according to the conventional method, while according

to the invention, the intermediate voltage Vk is provided, so that discharge can be performed based on any of the combinations (Vs-Vs), (Vs-Vk), and (Vk-Vk). More specifically, depending upon the discharge characteristic specific to a cell, the cell can be discharged with discharge voltage arbitrarily selected. Thus, cells discharged at Vs or Vk are present, and therefore the light emission waveform L in Fig. 2 is shaped into a waveform to emit light twice at a half cycle of the sustain pulse. More specifically, the first discharge is caused at the first voltage value Vs and the second discharge is caused at the second voltage value Vk. The discharge current is thus distributed.

As a result, the luminance unevenness, the loss by the base electrode/circuit impedance, and the reduction in the discharge efficiency can be alleviated.

A power supply potential other than Vs may be provided, or the recovery current divided into two steps may be divided into three or more steps for supply. More specifically, the sustain pulse is shaped into a waveform having not only one voltage value but also multiple voltage values, and then the discharge is caused at the voltage values, so that the discharge can be performed with significantly increased selectivity and an increased effect results.

(Case II: $Vk \leq Vs/10$)

10

15

20

Let us now assume that the second voltage is sufficiently low and $Vk \leq Vs/10$ is established. In a region where the

setting voltage Vs, i.e., the first voltage is relatively high or space charges are made good use of to lower discharge start voltage, self erasure discharge is caused. Vk is applied in the direction to intensify the self erasure discharge, the intensity of the self erasure discharge (discharge mainly with wall charges) increases. If the supplemental Vk is too high, wall charges generated with the preceding Vs are excessively reduced (inversion could be caused in some cases), and discharge cannot be sustained if Vs is applied next. Fig. 3 shows the self erasure aiding pulse voltage value corresponding to Vk and the light emission efficiency with the voltage disclosed by Japanese Patent Application No. 9-271458, prior application by the inventors, in which the maximum value of Vk is 17V, and a margin could not be secured at a level higher 15 than the level. The maximum value of Vk depends on the panel structure, and is about 1/10 times or less the setting voltage Vs (in the margin range from 155V to 210V in the Case I).

10

20

25

The difference between the Cases I and II will be now described. In the Case I, discharge is caused twice per one cycle in each cell. More specifically, a cell discharged once with Vk cannot light on with Vs thereafter. This is because the discharge with Vk causes wall charges to be stored in the reverse direction, so that voltage at a level to cancel them should be applied in order to once again light on the cell. The voltage is for example about 2Vs, which could never be

generated according to the embodiment where the difference between Vk and Vs is as small as Vs/4 or less. Meanwhile, in the Case II, cells with low discharge voltage are discharged with Vs, and again discharged with Vk in the next cycle as a lot of wall charges are formed, and therefore the same cell should be discharged four times per one cycle. Also in this case, the general light emission waveform is as denoted by L in Fig. 2 and the discharge current is distributed.

In order to further clarify the difference in the emission state described above, the Vk potential may be changed while Vs is unchanged. If the Vk potential is gradually raised to the Vs potential, the discharge is not interrupted, and light emission with Vk and light emission with Vs are combined analogue-wise, it would be the Case I. Conversely, if there is a voltage level at which the light emission with Vs is gradually weakened as Vk is raised, and discharge is gradually delayed and interrupted, it could be the Case II.

Also in the Case II, light emission with Vk is weak at cells with high discharge voltage (no discharge in some cases), light emission with Vk is more intense at cells with low discharge voltage. The discharge can be provided with selectivity though not as selective as the Case I. The discharge number is increased in the same cell, and the peak current per one discharge is lowered, so that the light emission efficiency in discharge is equal to or higher than that of the

Case I.

10

15

20

25

(Second Embodiment)

Fig. 4 shows a method of driving according to a second embodiment of the invention. According to the first embodiment, the second voltage value is provided by interrupting the current supplied to the panel from the reactive poser recovery circuit in the Cases I and II. However, light emission can be distributed by voltage setting without actively providing a step as the second voltage value as practiced by the conventional method. Fig. 4 shows the voltage waveforms VCPX and VCPY and a light emission waveform in such a case. Discharge is caused once during the energy supply from the recovery circuit to the panel capacitance, in other words while the voltage rises, and caused again with voltage applied from the power supply after the energy supply from the recovery circuit is interrupted. It is an object of the present invention to distribute the discharge current and lower the peak current, and therefore some effect can be achieved if the discharge current can be distributed with the conventional type reactive power recovery circuit rather than shaping the sustain pulse into a form having a step at the second voltage value.

The Case II particularly depends on the changing speed of the voltage and if the voltage changes at a speed lower as compared to the discharge delay time, the discharge mainly with wall charges is reduced to the minimum necessary level.

Conversely, if the voltage changes equal to or faster as compared to the discharge delay time, $Vk \ge Vs/10$ could be established, which results in a reduction in the margin. As a result, the potential is desirably prevented from changing during the discharge mainly with wall charges.

The difference from the conventional method of controlling discharge only with setting voltage at a prescribed level can be clear when the light emission waveform is measured. If the light emission waveform has multiple peaks, operation should be achieved at operation points according to the present invention.

(Third Embodiment)

10

25

Fig. 5 is a timing chart for use in illustration of a driving method according to a third embodiment. According to the first embodiment, in the Case II, a pulse rising/falling at the X-electrode and a pulse falling/rising at the Y-electrode are desirably consecutive. If the GND potential has a step, discharge mainly with wall charges is caused at the step, and sufficient effect does not result. The timing chart showing the countermeasure is given in Fig. 5. Note that the circuit configuration or the like is similar to that of the first embodiment as shown in Fig. 1.

In Fig. 5, the concept of producing the second voltage value Vk is different from the first embodiment. More specifically, in the timing D, when the FET 11 is turned off

and the FET 16 is turned on, the FET 17 is turned on at the same time or slightly delayed. This causes the energy of the capacitor 28 to start to return by the loop (circuit) connecting the FET 17, the coil 20 and the FET 14, and energy corresponding to reactance is stored in the coil 20. In the timing E, the FET 12 is turned on, and at the same time the FET 17 is turned off, so that the energy stored in the coil 20 is passed across the panel. Since—the energy is stored in the coil 20, the falling at the X-electrode and the rising at the Y-electrode are consecutive. Thereafter, the FET 17 is again turned on in the timing F based on the determination of the end of the discharge mainly with wall charges, and the energy remaining in the capacitor 28 is supplied to the panel.

10

25

Similarly in the timing H, the FET 13 is turned off, the

FET 18 is turned on, and at the same time or slightly delayed

the FET 15 is turned on, so that energy is stored in the coil

19. In the timing I, the FET 14 is turned on and at the same

time the FET 15 is turned off, while the energy in the coil

19 is supplied to the panel. Then, in the timing J after the

20 end of the discharge mainly with wall charges, the remaining

energy stored in the capacitor 27 is supplied to the panel.

As compared to the first embodiment, according to the third embodiment, the on timings of the FETs 17 and 15 are simply shifted, while interrupting current passed across the coils 20 and 19 and moving the energy to the reactor for supply to

the panel are based on different design and concept. According to the first embodiment, the voltage at Vk can be relatively easily produced by controlling the on time of the FETs 17 and 15, while according to the third embodiment, the voltage depends on the coils 20 and 19 and cannot be controlled based on the time of the FETs 17 and 15. According to the third embodiment, however, current more sufficient than that according to the first embodiment can be passed for larger discharge current.

Note that during the period in which the energy from the recovery capacitors 27 and 28 is supplied to the coils 19 and 20 and the current is returned, there is no energy loss in an ideal circuit, but in practice energy is consumed by resistance.

Therefore, the recycle period is desirably short.

15 (Forth Embodiment)

20

Fig. 6 shows voltage waveforms and a light emission waveform showing the driving waveform of the PDP device 50 according to a fourth embodiment of the present invention. The plasma display device may have the structure of the plasma display device 50 as shown in Fig. 16, and is characterized by the driving method. Therefore, in the following description, the elements shown in Fig. 16 are denoted by the same reference characters.

Fig. 6 shows the potentials of a row electrode Xi(i=1,2,...,n), a row electrode Y and a column electrode W,

and the light emission waveform as well as driving waveforms within one subfield. Note that by the driving method according to the third embodiment, as shown in Fig. 6, positive pulses are mainly used to drive the PDP device 50, while the polarity of the pulses shown in Fig. 6 may be by all means all inverted for driving.

(Resetting Period)

During a "resetting period," an entire writing pulse is applied between all the column electrodes Wj and row electrodes

10 Y, the display history at the end of the subfield immediately before is erased, and priming particles are supplied.

(Address Period)

During an "address period," address discharge is caused selectively at a cell to be displayed. Similarly to the prior 15 art as shown in Fig. 17, a scan pulse Vxg is sequentially applied to the row electrode Xi, and the "address discharge" i.e., writing discharge is caused between the column electrode Wj and the row electrode Xi at a cell to be lighted on. At the time, a sub-scanning pulse Vysc is applied to the row electrode 20 Y. Thus, the poential difference of Vxg + Vysc is applied to the row electrodes Xi and Y. The potential difference does not cause discharge by itself, but with the described address discharge as a trigger, it immediately causes discharge (transfer) between the row electrodes Xi and Y. Thus, a number 25 of positive or negative wall charges allowing sustain discharge

to be executed only with a sustain pulse subsequently applied are stored.

(Sustaining Discharge Period)

During a "sustaining discharge period," a cell written with application of a sustain pulse between the row electrodes Xi and Y is subjected to sustaining discharge within the sub-field. Here, in the initial one cycle of the sustaining discharge period, the reactive power recovery circuit is not operated. More specifically, in the example as shown in Fig. 10 1, the FETs 15 to 18 are not operated. From the next cycle on, the reactive power recovery circuit is operated, and the light emission peak is divided into two so that the peak value is reduced. During the final one cycle in the sustaining discharge period, the reactive power recovery circuit is not 15 operated. In the other period in the sustaining discharge period, the reactive power recovery circuit is operated, and the driving waveform positively used for discharge may be shaped into a form having multiple voltage values as descried in connection with the first embodiment, or the multiple 20 voltage values of the sustain pulse may be formed by externally applied voltage. The fourth embodiment is characterized in that the waveform applied in the initial and final cycles in the sustaining discharge period is formed with the first voltage value Vs in the sustain pulse in the other period, in 25 other words a rectangular pulse is formed.

The time between the end of the address period and the start of the sustaining discharge period is for example the time for the width of address pulse x the number of address lines in view of the X1 line. This could be as long as 1msec or more depending upon the condition, and space charges generated during the address period no longer exist. As a result, the initial part of the sustain pulse is with discharge delay and unstable. Therefore, the entire panel must be supplied with space charges as soon as possible so that the discharge can be stabilized. This can be achieved by generating intense discharge during the initial cycle of the sustaining discharge period. Therefore, according to the embodiment, the pulses are formed only with the maximum voltage Vs of the sustaining power supply to intensify the discharge. For the initial two pulses in Fig. 6, a pulse formed into a rectangular shape only with the first voltage value Vs is used, while the number of pulses is not particularly mentioned and discharge may be performed for an arbitrary number of times.

10

15

Thereafter, the sustain pulse is shaped into a form having

20 multiple voltage values or the reactive power recovery circuit
is operated in the condition to cause discharge, so that the
discharge can be distributed to multiple occasions. Note that
several cells to be discharged and several timings therefor
are possible as described in conjunction with the first

25 embodiment, while in any case, the current peak is distributed

so that each peak value is reduced in discharge.

If there is an interval between the end of the sustaining discharge period and the resetting period for the next subfield, similarly to the initial cycle in the sustaining discharge period as shown in Fig. 6, the last several pulses are desirably formed into a rectangular shape with the first voltage Vs, i.e., the maximum voltage value. The discharge with reduced peak current is weakened discharge, and therefore the number of wall charges formed in a dielectric is small. If the time before a resetting pulse is long, the number of space charges generated during the sustaining discharge period is small, and the next resetting operation cannot be stably performed. This can be solved by forming the last number of pulses during the sustaining discharge period into a rectangular form with the first voltage value Vs, so that sufficient wall charges are formed, and the discharge during the resetting period can stably be performed. Similarly to the initial pulses during the sustaining discharge period, the number of pulses to be formed into a rectangular shape is arbitrary.

10

15